Die Forschungsarbeiten konzentrierten sich auf Modellierung und Design von On-Chip-Netzwerken vom System bis zur physikalischen Ebene und benötigten zur Verifikation die Entwicklung und Fertigung von Testchips in einer Sub-100 nm-CMOS-Technologie. Angestrebt wurden analoge Lösungen zur Echounterdrückung (Vollduplexbetrieb) sowie zur Dämpfung des Übersprechens (MIMO).